投审稿平台


投稿指南
下载专区
地  址:北京市海淀区中关村科学院
南路6号中国科学院计算所342号 [地图]
《计算机辅助设计与图形学学报》编辑部
邮政编码:100190
电  话:010-62562491
          010-62600342
订阅信息
ISSN      1003-9775
CN        11-2925/TP
邮发代号:82-456
单    价:80.00元
全年订价:960.00元
在线期刊

缺陷无意识的CMOL单元容错映射

陈定亨, 夏银水*, 储著飞
(宁波大学信息科学与工程学院 宁波 315211)
分类号: TP391.41
出版年,卷(期):页码: 2017 , 29 ( 11 ): 2133-2139 陈定亨
摘要: 针对CMOS/纳米混合电路(CMOL)中器件高缺陷率的问题, 提出一种基于无缺陷单元区域提取的缺陷无意识容错映射方法. 首先采用最小逻辑单元和纳米二极管协同检测加速提取出CMOL阵列中无缺陷单元所在区域; 然后采用进化算法进行无缺陷区域的CMOL单元映射, 通过设计选择策略、适值函数以及精英策略模拟生物进化的过程对解进行全局搜索改进解的质量. 实验结果表明, 该方法在求解速度和线长上有较大的提升.
关键词: 纳米混合电路; 缺陷无意识; 容错映射; 最小逻辑单元; 进化算法
Defect-Unaware Defect-Tolerant CMOL Cell Mapping
Chen Dingheng, Xia Yinshui*, and Chu Zhufei
(School of Information Science and Engineering, Ningbo University, Ningbo 315211)
abstract: Targeting at the problem of high defect rate in CMOS/nanowire/MOLecular hybrid (CMOL) circuits, a defect-free area extraction based defect-unaware mapping method is proposed. First, cooperative detection of minimum logical units with nanodevices are utilized to accelerate the extraction. Then evolutionary algorithm is introduced to implement logic mapping in defect-free area. By designing selection strategy, fitness function and elitism strategy to model bio-evolution process, the solution is improved by global searching. Experimental results demonstrate the improvement of the proposed method in CPU time and wire length.
keyword: nanoscale hybrid circuits; defect-unaware; defect-tolerant mapping; minimum logical unit; evolutionary algorithm
 
Copyright © 2004《计算机辅助设计与图形学学报》版权所有
电话:010-62600342 传真:010-62562491
E_mail:jcad@ict.ac.cn